법무법인(유한) 율촌 | Yulchon LLC

[특허] 이퀄-모델 프로세서를 위한 인터럽트 처리장치 및 처리방법과 그 처리장치를 포함하는 프로세서 (대한민국 등록특허 제10-1646768호)(2016)

[특허] 메모리 제어기 및 그 메모리 제어기가 탑재된 컴퓨팅 장치 (대한민국 등록특허 제10-1645003호)(2016)

[특허] VLIW 명령어 생성 장치 및 그 방법과 VLIW 명령어를 처리하는 VLIW 프로세서 및 그 방법 (대한민국 등록특허 제10-1645001호)(2016)

[특허] 재구성 가능한 프로세서 코어를 사용하는 멀티코어 시스템의 시뮬레이터 및 시뮬레이션 방법 (대한민국 등록특허 제10-1635397호)(2016)

[특허] 재구성 가능 프로세서 및 이를 이용한 인터럽트 핸들링 방법 (대한민국 등록특허 제10-1622266호)(2016)

[특허] 재구성 가능 어레이의 인터럽트 핸들링을 위한 컴퓨팅 장치 및 방법 (대한민국 등록특허 제10-1571882호)(2015)

[특허] シミュレーション装置、シミュレーション方法、シミュレーター及び記憶媒体 (일본 등록특허 JP 5797438 B2)(2015)

[특허] 다중 뱅크 메모리 액세스 장치 (대한민국 등록특허 제10-1553651호)(2015)

[특허] Apparatus to access multi-bank memory (미국 등록특허 US 9,086,959 B2)(2015)

[특허] Processor including a cache and a scratch pad memory and memory control method thereof (미국 등록특허 US 9,015,451 B2)(2015)

[특허] 전력 소모 감소를 위한 재구성 가능한 프로세서 및 그 동작방법 (대한민국 등록특허 제10-1482210호)(2015)

[특허] Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores (미국 등록특허 US 8,768,680 B2(2014)

[특허] Memory controller, method of controlling unaligned memory access, and computing apparatus incorporating memory controller (미국 등록특허 US 8,688,891 B2)(2014)

[특허] Reconfigurable processor with predicate signal activated operation configuration memory and separate routing configuration memory (미국 등록특허 US 8,677,099 B2)(2014)

[특허] 인스트럭션 캐시 관리 방법 및 그 방법을 이용하는 프로세서 (대한민국 등록특허 제10-1360221호)(2014)

[특허] 전력 시뮬레이션 방법 및 전력 시뮬레이터 (대한민국 등록특허 제10-1358371호)(2014)

[특허] 프로세서 및 메모리 제어 방법 (대한민국 등록특허 제10-1312281호)(2013)

[특허] Interrupt handling apparatus and method for equal-model processor and processor including the interrupt handling apparatus (미국 등록특허 US 8,516,231 B2)(2013)

[특허] Computing apparatus and method of handling interrupt (미국 등록특허 US 8,495,345 B2)(2013)

[특허] Reconfigurable processor with designated processing elements and reserved portion of register file for interrupt processing (미국 등록특허 US 8,417,918 B2)(2013)

[특허] Method of power simulation and power simulator (미국 등록특허 US 8,095,806 B2)(2012)

[특허] FP-RA를 구성하는 PE 구조 및 그 FP-RA 제어하는 FP-RA 제어 회로 (대한민국 등록특허 제10-1098758호)(2011)

[특허] Pre-tracing instructions for CGA coupled processor in inactive mode for execution upon switch to active mode and continuing pre-fetching cache miss instructions (미국 등록특허 US 7,836,277 B2)(2010)

[특허] 부동 소수점 연산을 지원하는 FPU-PE 구조 및 이를 포함한 재구성 어레이 프로세서(RAP) (대한민국 등록특허 제10-0948512호)(2010)

"Low power reconfiguration technique for coarse-grained reconfigurable architecture", IEEE Transactions on Very Large Scale Integration (VLSI) Systems [SCIE등재지](2009)

[특허] 저전력형 컨피규레이션 캐시와 이를 포함하는 재구성형 프로세싱 시스템 (대한민국 등록특허 제10-0863080호)(2008)

"Chip implementation of power conscious configuration cache for coarse-grained reconfigurable architecture", 한국반도체학술대회 논문집(2008)

"저전력을 고려한 재구성형 프로세싱 시스템의 최적화", 서울대학교 대학원 전기·컴퓨터공학부 공학석사 학위논문(2007)

"부동소수점 연산을 지원하는 재구성 가능 배열 구조", 대한전자공학회 학술대회 논문집(2007)

"Chip implementation of a coarse-grained reconfigurable architecture", IEEE International SoC Design Conference (ISOCC)(2006)

"Power-conscious configuration cache structure and code mapping for coarse-grained reconfigurable architecture", IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED)(2006)